不矛盾啊，NMOS控制PMOS

当SD4-01接通后，U3A的栅极电压为BAT_IN,然后NMOS导通，U3A的漏极被拉低到地，同时PMOS导通，稳定后，U3A的栅极电压会有POWER分压而来，会比之前小一点，但是应该可以维持U3A的导通

这个电路要实现通、断控制，SD4-1必须是个自复位开关，按下去触点接触，松手就脱开
工作原理，电池接入后两个MOS管都处于截止态。C1 很快充电到电池电压，处于开机待命状态。
按下开关瞬间，C1上的电池电压接通到U3A栅极，U3A导通把U3B栅极拉到地电位，于是U3B导通，此后由POWER母线通过R13保持U3A栅极一直为高电平，电路逻辑状态自保。
注意，在电路处于ON自保状态时，因U3A漏极处于地电位，当开关SD4-1松开、触点断开后，C1 上的电压通过R12-U3A迅速泄放，C1电压很快回到0V，处于关机待命状态。

这时如果按下SD4-1，触点接通C1连接到U3A栅极，因栅极电容远远小于C1容量，于是栅极基本上瞬间被C1拉低到0V附近，导致U3A、U3B都马上进入截止，实现POWER OFF

漏极拉低，把U3A的栅极拉低-------没有这种控制关系。漏极电压与栅极电压是独立的，加上中间有电阻隔离，不会彼此影响。

U3A导通后，U3B也导通
此时，U3A的栅极电压由POWER提供，沿着R13、R12、U3A的漏极源极到地